La inteligencia artificial no solo necesita procesadores cada vez más potentes, también necesita mover enormes cantidades de datos a toda velocidad, y ahí la memoria se ha convertido en uno de los grandes cuellos de botella de la industria.Un equipo de investigadores de Corea del Sur cree haber encontrado una forma de aliviar ese problema. Su propuesta pasa por apilar chips de memoria ultrafinos con mucha más precisión, como si en lugar de ampliar una ciudad hacia los lados se levantaran edificios cada vez más altos.Apilar chips sin que se deformen ni se rompan Así funciona la tecnología de empaquetado de chips en 3D diseñada para romper los límites de ancho de banda actualesLa memoria HBM, una de las piezas más importantes en los aceleradores de IA, funciona colocando varias capas de memorias una encima de otra. Esa estructura permite acercar los datos al procesador y moverlos mucho más rápido, algo básico para sistemas como chatbots, generadores de imágenes o coches autónomos.El problema aparece cuando se intenta apilar esa pila cada vez más alta. Los chips deben ser muy finos para ocupar poco espacio, pero cuanto más delgados son, más fácil es que se doblen, se deformen o se rompan durante el proceso de fabricación. Es muy similar a intentar apilar cartulinas frente a apilar papel de arroz: a simple vista la idea es la misma, pero la dificultad cambia por completo.El equipo de POSTECH, en conjunto con el Instituto Coreano de Tecnología Industrial, ha trabajado precisamente en ese punto. Los investigadores han podido desarrollar un proceso que permite colocar chips de silicio de apenas 14 micrómetros de grosor, una cifra muy por debajo del grosor de un cabello humano, y formar al mismo tiempo las conexiones metálicas entre capas.Para lograrlo han combinado dos técnicas: La primera sirve para transferir y colocar cada chip en el punto exacto. La segunda crea la unión metálica justo durante ese traslado, evitando pasos adicionales que pueden introducir errores o dañar las capas.La ventaja de esto es que todo ocurre en un único proceso más controlado.Una densidad cuatro veces mayor que la HBM actualEn las pruebas, el equipo logró apilar más de 10 chips ultrafinos bajo condiciones de baja temperatura y baja presión. Ese detalle importa porque reduce el riesgo de dañar los componentes durante la fabricación, algo fundamental si se quiere llevar esta tecnología a semiconductores reales.El resultado de estas pruebas genera muchísimo interés en algo bien concreto: la densidad de la integración. Según lo informado por los investigadores, el método alcanza una densidad aproximadamente cuatro veces superior a la de las estructuras HBM comerciales de 12 capas. Esto significa que se podrían colocar más chips dentro de la misma altura, aumentando así la capacidad sin tener que aumentar el tamaño del paquete.La posible aplicación está en la memoria para inteligencia artifiial, donde cada mejora en velocidad, capacidad y efiencicia puede tener un impacto enorme. Si los chips pueden comunicarse mejor y ocupar menos espacio, los futuros aceleradores podrían manejar modelos más grandes o trabajar con menos limitaciones.Pero el alcance no solo queda en la HBM. La misma tecnología también podría servir para integrar distintos chips en un mismo paquete, una línea cada vez más importante para la industria. Incluso se menciona su posible uso en pantallas micro-LED de nueva generación, donde colocar piezas diminutas con precisión también es un reto enorme.Aún queda camino antes de verlo en productos comerciales, pues una cosa es demostrar que el proceso funciona en pruebas de laboratorio y otra muy distinta es convertirlo en una fabricación masiva, barata y repetible. Pero el avance apunta justo a uno de los problemas con más urgencia del hardware moderno: ya no basta con hacer chips más potentes, también hay que aprender a apilarlos mejor.